

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-072804

(43)Date of publication of application : 16.03.1999

(51)Int.Cl.

G02F 1/136
G02F 1/1343

(21)Application number : 10-049722

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing : 02.03.1998

(72)Inventor : HIRABAYASHI YUKIYA

(30)Priority

Priority number : 09159699 Priority date : 17.06.1997 Priority country : JP

(54) SUBSTRATE FOR ELECTRO-OPTIC DEVICE, ELECTRO-OPTIC DEVICE, ELECTRONIC APPARATUS AND PROJECTION TYPE DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To embody a structure capable of achieving the uniformization of a polishing rate without increasing the film thicknesses of interlayer insulating films relating to the films to be polished with a substrate for a liquid crystal panel having a laminated film structure obtained by alternately and repetitively depositing the interlayer insulating films and metallic layers on a semiconductor substrate into which element regions of transistors for pixel selection are built.

SOLUTION: This substrate for the liquid crystal panel has connecting plugs 15 for conducting and connecting wiring films 10 consisting of the first metallic layer across the second interlayer insulating film 11 under a lightproof film through apertures 12a opened at the lightproof film 12 consisting of the second material layer in the pixel regions and pixel electrodes consisting of the third metallic layer across the third interlayer insulating film 13 on the lightproof film. Lower layer dummy patterns A consisting of the first metallic layer and the upper layer dummy patterns B consisting of the second metallic layer are superposed and formed on the circumferences of the input terminal pads 26 of the non-pixel regions. Since the level of the deposition surface of the third interlayer insulating film 13 on the dummy patterns A, B is raised, the excessive polishing in these parts may be eliminated. The uniform polishing rate is, therefore, obtained in CMP treatment.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

[illegible]

CONFIDENTIAL (S)

1994, 1995, 1996, 1997, 1998, 1999, 2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008, 2009, 2010, 2011, 2012, 2013, 2014, 2015, 2016, 2017, 2018, 2019, 2020, 2021, 2022, 2023, 2024, 2025, 2026, 2027, 2028, 2029, 2030, 2031, 2032, 2033, 2034, 2035, 2036, 2037, 2038, 2039, 2040, 2041, 2042, 2043, 2044, 2045, 2046, 2047, 2048, 2049, 2050, 2051, 2052, 2053, 2054, 2055, 2056, 2057, 2058, 2059, 2060, 2061, 2062, 2063, 2064, 2065, 2066, 2067, 2068, 2069, 2070, 2071, 2072, 2073, 2074, 2075, 2076, 2077, 2078, 2079, 2080, 2081, 2082, 2083, 2084, 2085, 2086, 2087, 2088, 2089, 2090, 2091, 2092, 2093, 2094, 2095, 2096, 2097, 2098, 2099, 2100, 2101, 2102, 2103, 2104, 2105, 2106, 2107, 2108, 2109, 2110, 2111, 2112, 2113, 2114, 2115, 2116, 2117, 2118, 2119, 2120, 2121, 2122, 2123, 2124, 2125, 2126, 2127, 2128, 2129, 2130, 2131, 2132, 2133, 2134, 2135, 2136, 2137, 2138, 2139, 2140, 2141, 2142, 2143, 2144, 2145, 2146, 2147, 2148, 2149, 2150, 2151, 2152, 2153, 2154, 2155, 2156, 2157, 2158, 2159, 2160, 2161, 2162, 2163, 2164, 2165, 2166, 2167, 2168, 2169, 2170, 2171, 2172, 2173, 2174, 2175, 2176, 2177, 2178, 2179, 2180, 2181, 2182, 2183, 2184, 2185, 2186, 2187, 2188, 2189, 2190, 2191, 2192, 2193, 2194, 2195, 2196, 2197, 2198, 2199, 2200, 2201, 2202, 2203, 2204, 2205, 2206, 2207, 2208, 2209, 2210, 2211, 2212, 2213, 2214, 2215, 2216, 2217, 2218, 2219, 2220, 2221, 2222, 2223, 2224, 2225, 2226, 2227, 2228, 2229, 2230, 2231, 2232, 2233, 2234, 2235, 2236, 2237, 2238, 2239, 2240, 2241, 2242, 2243, 2244, 2245, 2246, 2247, 2248, 2249, 2250, 2251, 2252, 2253, 2254, 2255, 2256, 2257, 2258, 2259, 2260, 2261, 2262, 2263, 2264, 2265, 2266, 2267, 2268, 2269, 2270, 2271, 2272, 2273, 2274, 2275, 2276, 2277, 2278, 2279, 2280, 2281, 2282, 2283, 2284, 2285, 2286, 2287, 2288, 2289, 2290, 2291, 2292, 2293, 2294, 2295, 2296, 2297, 2298, 2299, 2300, 2301, 2302, 2303, 2304, 2305, 2306, 2307, 2308, 2309, 2310, 2311, 2312, 2313, 2314, 2315, 2316, 2317, 2318, 2319, 2320, 2321, 2322, 2323, 2324, 2325, 2326, 2327, 2328, 2329, 2330, 2331, 2332, 2333, 2334, 2335, 2336, 2337, 2338, 2339, 2340, 2341, 2342, 2343, 2344, 2345, 2346, 2347, 2348, 2349, 2350, 2351, 2352, 2353, 2354, 2355, 2356, 2357, 2358, 2359, 2360, 2361, 2362, 2363, 2364, 2365, 2366, 2367, 2368, 2369, 2370, 2371, 2372, 2373, 2374, 2375, 2376, 2377, 2378, 2379, 2380, 2381, 2382, 2383, 2384, 2385, 2386, 2387, 2388, 2389, 2390, 2391, 2392, 2393, 2394, 2395, 2396, 2397, 2398, 2399, 2400, 2401, 2402, 2403, 2404, 2405, 2406, 2407, 2408, 2409, 2410, 2411, 2412, 2413, 2414, 2415, 2416, 2417, 2418, 2419, 2420, 2421, 2422, 2423, 2424, 2425, 2426, 2427, 2428, 2429, 2430, 2431, 2432, 2433, 2434, 2435, 2436, 2437, 2438, 2439, 2440, 2441, 2442, 2443, 2444, 2445, 2446, 2447, 2448, 2449, 2450, 2451, 2452, 2453, 2454, 2455, 2456, 2457, 2458, 2459, 2460, 2461, 2462, 2463, 2464, 2465, 2466, 2467, 2468, 2469, 2470, 2471, 2472, 2473, 2474, 2475, 2476, 2477, 2478, 2479, 2480, 2481, 2482, 2483, 2484, 2485, 2486, 2487, 2488, 2489, 2490, 2491, 2492, 2493, 2494, 2495, 2496, 2497, 2498, 2499, 2500, 2501, 2502, 2503, 2504, 2505, 2506, 2507, 2508, 2509, 2510, 2511, 2512, 2513, 2514, 2515, 2516, 2517, 2518, 2519, 2520, 2521, 2522, 2523, 2524, 2525, 2526, 2527, 2528, 2529, 2530, 2531, 2532, 2533, 2534, 2535, 2536, 2537, 2538, 2539, 2540, 2541, 2542, 2543, 2544, 2545, 2546, 2547, 2548, 2549, 2550, 2551, 2552, 2553, 2554, 2555, 2556, 2557, 2558, 2559, 2560, 2561, 2562, 2563, 2564, 2565, 2566, 2567, 2568, 2569, 2570, 2571, 2572, 2573, 2574, 2575, 2576, 2577, 2578, 2579, 2580, 2581, 2582, 2583, 2584, 2585, 2586, 2587, 2588, 2589, 2590, 2591, 2592, 2593, 2594, 2595, 2596, 2597, 2598, 2599, 2600, 2601, 2602, 2603, 2604, 2605, 2606, 2607, 2608, 2609, 2610, 2611, 2612, 2613, 2614, 2615, 2616, 2617, 2618, 2619, 2620, 2621, 2622, 2623, 2624, 2625, 2626, 2627, 2628, 2629, 2630, 2631, 2632, 2633, 2634, 2635, 2636, 2637, 2638, 2639, 2640, 2641, 2642, 2643, 2644, 2645, 2646, 2647, 2648, 2649, 2650, 2651, 2652, 2653, 2654, 2655, 2656, 2657, 2658, 2659, 2660, 2661, 2662, 2663, 2664, 2665, 2666, 2667, 2668, 2669, 2670, 2671, 2672, 2673, 2674, 2675, 26

2000

• • •

1. 1990年12月1日以前，在《民法通则》施行以前，即1986年4月1日以前，发生民事法律事实，适用行为时的法律。

THIS PAGE BLANK (USPTO)

1. 1990年12月25日，在“俄罗斯”号上，俄罗斯总统叶利钦在新年致辞中，正式宣布俄罗斯联邦正式退出华约。

[illegible]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-72804

(43) 公開日 平成11年(1999) 3月16日

(51) Int.Cl.⁶

G 0 2 F 1/136
1/1343

識別記号

5 0 0

F I

G 0 2 F 1/136
1/1343

5 0 0

審査請求 未請求 請求項の数18 O L (全 32 頁)

(21) 出願番号 特願平10-49722

(22) 出願日 平成10年(1998) 3月2日

(31) 優先権主張番号 特願平9-159699

(32) 優先日 平9(1997) 6月17日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72) 発明者 平林 幸哉

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74) 代理人 弁理士 山田 稔

(54) 【発明の名称】 電気光学装置用基板、電気光学装置、電子機器及び投影型表示装置

(57) 【要約】

【課題】 画素選択用トランジタの素子領域を作り込んだ半導体基板の上に層間絶縁膜とメタル層を交互に繰り返して成膜した積層膜構造を有する液晶パネル用基板において、被研磨膜に係る層間絶縁膜を厚膜化せずに、研磨レートの均一化を達成できる構造を実現する。

【解決手段】 液晶パネル用基板は、画素領域において第2のメタル層からなる遮光膜12に開けた開口部12aを通して遮光膜下の第2の層間絶縁膜11を挟んで第1のメタル層からなる配線膜10と遮光膜上の第3の層間絶縁膜13を挟んで第3のメタル層からなる画素電極とを導電接続する接続プラグ15を備えている。非画素領域の入力端子パッド26の周囲に、第1のメタル層からなる下層ダミーパターンAと第2のメタル層からなる上層ダミーパターンBが積み重ね形成されている。ダミーパターンA、B上の第3の層間絶縁膜13の成膜表面レベルが底上げされるため、その部分での過研磨を解消できる。そのため、CMP処理において一様の研磨レートが得られる。



【特許請求の範囲】の請求項(1)〜(10)は、

【請求項1】 各画素に対応するスイッチング素子が基板上に配置される画素領域において、複数の層間絶縁膜と複数の導電層とが交互に積層された積層膜構造を有しており、該複数の導電層のうちの最上層の導電層より下層の少なくとも一層の前記層間絶縁膜が研磨処理で平坦化されて成る電気光学装置用基板であって、

前記基板上的非画素領域において形成された少なくとも一端子パッドの近傍には、前記研磨処理の層間絶縁膜より下層の前記導電層からなる単層又は複層のダミーパターンを有して成ることを特徴とする電気光学装置用基板。

【請求項2】 請求項1において、前記端子パッドは基板縁近傍に配置された入力端子パッドであり、前記入力端子パッドの周囲に配置された前記ダミーパターンは平面的に細分化された複数の小分けダミーパターンから成ることを特徴とする電気光学装置用基板。

【請求項3】 請求項2において、相隣り合う前記入力端子パッドの間は非ダミーパターン領域であることを特徴とする電気光学装置用基板。

【請求項4】 請求項3において、前記入力端子パッドとその周囲に配置された前記小分けダミーパターンとの間隔は、配線とその近傍の前記ダミーパターンとの間隔よりも広く設定されて成ることを特徴とする電気光学装置用基板。

【請求項5】 請求項1において、前記端子パッドは基板内方側に配置された中継端子パッドであり、前記中継端子パッドとその周囲に配置された前記ダミーパターンとの間隔は、配線とその近傍の前記ダミーパターンとの間隔よりも広く設定されて成ることを特徴とする電気光学装置用基板。

【請求項6】 各画素に対応するスイッチング素子が基板上に配置される画素領域において、複数の層間絶縁膜と複数の導電層とが交互に積層された積層膜構造を有しており、該複数の導電層のうちの最上層の導電層より下層の少なくとも一層の前記層間絶縁膜が研磨処理で平坦化されて成る電気光学装置用基板であって、前記画素領域の周囲に形成されるシール領域には、前記研磨処理の層間絶縁膜よりも下層の前記導電層からなる単層又は複層のダミーパターンを有して成ることを特徴とする電気光学装置用基板。

【請求項7】 各画素に対応するスイッチング素子が基板上に配置される画素領域において、複数の層間絶縁膜と複数の導電層とが交互に積層された積層膜構造を有しており、該複数の導電層のうちの最上層の導電層より下層の少なくとも一層の前記層間絶縁膜が研磨処理で平坦化されて成る電気光学装置用基板であって、前記画素領域の周囲に形成されるシール領域の外側の外周領域には、前記研磨処理の層間絶縁膜よりも下層の前記導電層からなる単層又は複層のダミーパターンを有し

て成ることを特徴とする電気光学装置用基板。

【請求項8】 請求項6又は請求項7において、前記ダミーパターンは、前記スイッチング素子の制御配線層と同層で形成された孤立パターンの上に積み足されて成ることを特徴とする電気光学装置用基板。

【請求項9】 各画素に対応するスイッチング素子が基板上に配置される画素領域において、複数の層間絶縁膜と複数の導電層とが交互に積層された積層膜構造を有しており、該複数の導電層のうちの最上層の導電層より下層の少なくとも一層の前記層間絶縁膜が研磨処理で平坦化されて成る電気光学装置用基板であって、

前記画素領域の周辺に配置され前記スイッチング素子に信号を供給する駆動回路の近傍領域には、前記研磨処理の層間絶縁膜よりも下層の前記導電層からなる単層又は複層のダミーパターンを有して成ることを特徴とする電気光学装置用基板。

【請求項10】 各画素に対応するスイッチング素子が基板上に配置される画素領域において、複数の層間絶縁膜と複数の導電層とが交互に積層された積層膜構造を有しており、該複数の導電層のうちの最上層の導電層より下層の少なくとも一層の前記層間絶縁膜が研磨処理で平坦化されて成る電気光学装置用基板であって、

前記画素領域の周囲に形成されるシール領域の隅部領域には、該シール領域の辺領域又は当該隅部の周辺領域よりも密度の低い分布であり、前記研磨処理の層間絶縁膜よりも下層の前記導電層からなる単層又は複層のダミーパターンを有して成ることを特徴とする電気光学装置用基板。

【請求項11】 各画素に対応するスイッチング素子が基板上に配置される画素領域において、複数の層間絶縁膜と複数の導電層とが交互に積層された積層膜構造を有しており、該複数の導電層のうちの最上層の導電層より下層の少なくとも一層の前記層間絶縁膜が研磨処理で平坦化されて成る電気光学装置用基板であって、前記画素領域の周囲に形成されるシール領域には、その隅部領域を除き、前記研磨処理の層間絶縁膜よりも下層の前記導電層からなる単層又は複層のダミーパターンを有して成ることを特徴とする電気光学装置用基板。

【請求項12】 各画素に対応するスイッチング素子が基板上に配置される画素領域において、複数の層間絶縁膜と複数の導電層とが交互に積層された積層膜構造を有しており、該複数の導電層のうちの最上層の導電層より下層の少なくとも一層の前記層間絶縁膜が研磨処理で平坦化されて成る電気光学装置用基板であって、

前記基板上的非画素領域において前記研磨処理の層間絶縁膜よりも下層の前記導電層を含む複数の擬似画素凹凸パターンを有して成ることを特徴とする電気光学装置用基板。

【請求項13】 請求項15において、前記擬似画素凹凸パターンは前記基板上的2次元方向に繰返し展開形

成されて成ることを特徴とする電気光学装置用基板。

【請求項14】請求項12又は請求項13において、前記スイッチング素子に電氣的に接続する第1の前記導電層と前記研磨処理の層間絶縁膜の上に成膜された上層の前記導電層とが電氣的に接続されており、前記第1の導電層と前記上層の前記導電層との間に第2の前記導電層を含み、前記第1の導電層からなる第1のダミーパターン及び前記第2の導電層からなる第2のダミーパターンのいずれか又は両者の積み重ねであることを特徴とする電気光学装置用基板。

【請求項15】請求項17において、前記擬似画素凹凸パターンは少なくとも擬似ゲート線及び擬似データ線によって構成されて成ることを特徴とする電気光学装置用基板。

【請求項16】請求項1乃至請求項15のいずれか一項に規定する電気光学装置用基板とこれに対向する透明基板との間隔に電気光学材料を挟持して成ることを特徴とする電気光学装置。

【請求項17】請求項16に規定する電気光学装置を表示部に用いて成ることを特徴とする電子機器。

【請求項18】請求項16に規定する電気光学装置をライトバルブに用いて成ることを特徴とする投写型表示装置。

【発明の詳細な説明】
【0001】本発明は、反射型液晶パネル用基板等の電気光学装置用基板に関し、特に、画素選択素子領域の上に画素領域を積層した電気光学装置用基板に関する。
【0002】本発明は、図1に示すように、図17に示すように、システム光軸 S_0 に沿って配置した光源部110、インテグレートレンズ120、及び偏光変換素子130から概略構成される偏光照明装置100と、偏光照明装置100から射出されたS偏光束をS偏光束反射面201により反射させる偏光ビームスプリッタ200と、偏光ビームスプリッタ200のS偏光束反射面201から反射された光のうち青色光(B)の成分を分離するダイクロイックミラー412と、分離された青色光(B)を変調する反射型液晶ライトバルブ300Bと、ダイクロイックミラー412によって青色光が分離された後の光束のうち赤色光(R)の成分を反射させて分離するダイクロイックミラー413と、分離された赤色光(R)を変調する反射型液晶ライトバルブ300Rと、ダイクロイックミラー413を透過する残りの緑

色光(G)を変調する反射型液晶ライトバルブ300Gと、3つの反射型液晶ライトバルブ300R、300B、300Gにて変調された光を光路逆進させてダイクロイックミラー413、412、偏光ビームスプリッタ200にて合成し、この合成光をスクリーン600へ投影する投影レンズからなる投写光学系500とから構成されている。各反射型液晶ライトバルブ300R、300B、300Gは、それぞれ図18の断面図に示すような反射型液晶パネル30が用いられている。

【0003】この反射型液晶パネル30は、ガラス又は石英セラミックス等からなる支持基板32上に接着剤で固着された反射型液晶パネル用基板31と、この反射型液晶パネル用基板31上をシール材36で枠形状に囲み、間隔をおいて対向配置した透明導電膜(ITO)からなる対向電極(共通電極)33を持つ光入射側のガラス基板35と、反射型液晶パネル用基板31とガラス基板35との間のシール材36で封止された隙間内において充填された周知のTN(Twisted-Nematic)型液晶又は電圧無印加状態で液晶分子が略垂直配向するSH(Super Homotropic)型液晶37とを有している。

【0004】この反射型液晶パネル30に用いられる反射型液晶パネル用基板31の拡大した平面レイアウトを図19に示す。反射型液晶パネル用基板31は、図18の断面図に示す多数の画素電極14がマトリクス状に配置された矩形的画素領域(表示領域)20と、画素領域20の左辺の外側に位置し、ゲート線(走査電極、行電極)を走査するゲート線駆動回路(Yドライバ)22R、22Lと、画素電極14の上辺の外側に位置し、データ線(信号電極、列電極)についてのプリチャージ及びテスト回路23と、画素電極14の下辺の外側に位置し、データ線に画像データに応じた画像信号を供給する画像信号サンプリング回路24と、ゲート線駆動回路22R、22L、プリチャージ及びテスト回路23、及び画像信号サンプリング回路24の外側には前述したシール材36が位置決めされる枠形状のシール領域27と、下側端に沿って配列されており、異方性導電膜(ACF)38を介してフレキシブルテープ配線39に固着接続される複数の端子パッド26と、この端子パッド26の列とシール領域27との間に位置し、データ線に対し画像データに応じた画像信号を供給するデータ線駆動回路(Xドライバ)21と、そのデータ線駆動回路21の両脇に位置し、ガラス基板35の対向電極33に給電するための中継端子パッド(いわゆる銀点)29R、29Lとから構成されている。

【0005】なお、シール領域27の内側に位置する周回路(ゲート線駆動回路22R、22L、プリチャージ及びテスト回路23、及び画像信号サンプリング回路24)にも、光が入射するのを防止するため、最上層の画素電極14と同層の遮光膜25(図18参照)が設けられている。

【0006】図20は反射型液晶パネル用基板31の断面図である。この第2のメタル層は画素領域20の一面を覆う。画素領域20の一部を拡大して示す平面図で、図21は図20の遮光膜12が含まれる。なお、この遮光膜12を構成する材料は、図20中のA-A'に沿って切断した状態を示す切断図で示される第2のメタル層は、画素領域20の周囲に形成され、図20において、1は単結晶シリコンのP型半導体層である。周辺回路（ゲート線駆動回路22R、22L、プリチャージ回路23、画像信号サンプリング回路24、及びデータ駆動回路21）において素子間の接続は、MOSFETなどの形成領域の表面（主面）側に形成される。用配線125（図22参照）を構成する。

【0007】また、図20に示すP型ウェル領域2は、例えば画素数768×1024というように、第3の層間絶縁膜13の上に略1画素分に対応した矩形の画素がマトリクス状に配置された画素領域20の共通電極としての画素電極14が形成されている。周辺回路（ゲート線駆動回路22R、22L、プリチャージ回路23、画像信号サンプリング回路24、及びデータ駆動回路21）において素子間の接続は、MOSFETなどの形成領域の表面（主面）側に形成される。用配線125（図22参照）を構成する。

【0008】また、図20に示すP型ウェル領域2は、例えば画素数768×1024というように、第3の層間絶縁膜13の上に略1画素分に対応した矩形の画素がマトリクス状に配置された画素領域20の共通電極としての画素電極14が形成されている。周辺回路（ゲート線駆動回路22R、22L、プリチャージ回路23、画像信号サンプリング回路24、及びデータ駆動回路21）において素子間の接続は、MOSFETなどの形成領域の表面（主面）側に形成される。用配線125（図22参照）を構成する。

【0009】また、図20に示すP型ウェル領域2は、例えば画素数768×1024というように、第3の層間絶縁膜13の上に略1画素分に対応した矩形の画素がマトリクス状に配置された画素領域20の共通電極としての画素電極14が形成されている。周辺回路（ゲート線駆動回路22R、22L、プリチャージ回路23、画像信号サンプリング回路24、及びデータ駆動回路21）において素子間の接続は、MOSFETなどの形成領域の表面（主面）側に形成される。用配線125（図22参照）を構成する。

【0010】また、図20に示すP型ウェル領域2は、例えば画素数768×1024というように、第3の層間絶縁膜13の上に略1画素分に対応した矩形の画素がマトリクス状に配置された画素領域20の共通電極としての画素電極14が形成されている。周辺回路（ゲート線駆動回路22R、22L、プリチャージ回路23、画像信号サンプリング回路24、及びデータ駆動回路21）において素子間の接続は、MOSFETなどの形成領域の表面（主面）側に形成される。用配線125（図22参照）を構成する。

【0011】また、図20に示すP型ウェル領域2は、例えば画素数768×1024というように、第3の層間絶縁膜13の上に略1画素分に対応した矩形の画素がマトリクス状に配置された画素領域20の共通電極としての画素電極14が形成されている。周辺回路（ゲート線駆動回路22R、22L、プリチャージ回路23、画像信号サンプリング回路24、及びデータ駆動回路21）において素子間の接続は、MOSFETなどの形成領域の表面（主面）側に形成される。用配線125（図22参照）を構成する。

【0012】また、図20に示すP型ウェル領域2は、例えば画素数768×1024というように、第3の層間絶縁膜13の上に略1画素分に対応した矩形の画素がマトリクス状に配置された画素領域20の共通電極としての画素電極14が形成されている。周辺回路（ゲート線駆動回路22R、22L、プリチャージ回路23、画像信号サンプリング回路24、及びデータ駆動回路21）において素子間の接続は、MOSFETなどの形成領域の表面（主面）側に形成される。用配線125（図22参照）を構成する。

【0013】また、図20に示すP型ウェル領域2は、例えば画素数768×1024というように、第3の層間絶縁膜13の上に略1画素分に対応した矩形の画素がマトリクス状に配置された画素領域20の共通電極としての画素電極14が形成されている。周辺回路（ゲート線駆動回路22R、22L、プリチャージ回路23、画像信号サンプリング回路24、及びデータ駆動回路21）において素子間の接続は、MOSFETなどの形成領域の表面（主面）側に形成される。用配線125（図22参照）を構成する。

【0014】また、図20に示すP型ウェル領域2は、例えば画素数768×1024というように、第3の層間絶縁膜13の上に略1画素分に対応した矩形の画素がマトリクス状に配置された画素領域20の共通電極としての画素電極14が形成されている。周辺回路（ゲート線駆動回路22R、22L、プリチャージ回路23、画像信号サンプリング回路24、及びデータ駆動回路21）において素子間の接続は、MOSFETなどの形成領域の表面（主面）側に形成される。用配線125（図22参照）を構成する。

【0015】また、図20に示すP型ウェル領域2は、例えば画素数768×1024というように、第3の層間絶縁膜13の上に略1画素分に対応した矩形の画素がマトリクス状に配置された画素領域20の共通電極としての画素電極14が形成されている。周辺回路（ゲート線駆動回路22R、22L、プリチャージ回路23、画像信号サンプリング回路24、及びデータ駆動回路21）において素子間の接続は、MOSFETなどの形成領域の表面（主面）側に形成される。用配線125（図22参照）を構成する。

20及びシール領域27での最大膜厚差は約6.120Åであり、画素領域20及びシール領域27を含め基板全体に亘る平坦性はまだ不十分なものである。また、端子パッド26の周囲領域やシール領域27の上下辺の中央部が過研磨状態となっている一方、シール領域27の左右辺の中央部が研磨不足状態となっている。

【0019】図22に示すように、端子パッド26の領域ではスポット状孤立高の端子パッド26が離散的に列

のため、画素領域の平坦化も一層良好となり、対向基板の「非ダミーパターン領域とするのは、このような危険性の

て成ることが好ましい。また、必要があれば、端子パッドを形成するのではなく、基板上の非画素領域において前記研磨

処理の層間絶縁膜よりも下層の前記導電層を含む複数の擬似画素凹凸パターンを有して成ることを特徴とする。

【0045】このような擬似画素凹凸パターンを有する基板では、研磨処理前の層間絶縁膜の画素領域以外の表面にも、画素の表面凹凸模様と略類似の表面凹凸模様が形成されているため、研磨レートが初期から基板のどの部分でも略等しくなり、少なくとも画素領域及びシール領域では高精度の表面平坦性を実現できる。

【0046】複数の擬似画素凹凸パターンを非画素領域に非規則的に配置するよりも、基板上の2次元方向に繰り返し展開形成し、空間規則性を持たせる方が好ましい。画素領域に画素凹凸パターンがマトリクス状などの空間規則性を有していることに対応させるためである。

【0047】画素領域及びシール領域での表面平坦性が顕著になる。

【0048】この擬似画素凹凸パターンは、前記第1の導電層からなる第1のダミーパターン及び前記第2の導電層からなる第2のダミーパターンのいずれか又は両者の積み重ねで構成できるが、層間絶縁膜のパターンをも含ませることにより擬似度合いを一層高めることができる。

【0049】そして、この擬似画素凹凸パターンとして、少なくとも擬似ゲート線及び擬似データ線で構成することが好ましい。これらが画素の凹凸の顕著な(代表的)部分であり、また画素領域の凹凸規則性に最も関与するからである。

【0048】なお、上記の電気光学装置用基板を用いて、電気光学装置が組立られるが、このような電気光学装置は各種電子機器の表示部に用いるに適している。例えば、投写型表示装置のライトバルブに好適である。

【0049】

【発明の実施の形態】次に、本発明の各実施形態を添付図面に基づいて説明する。

【0050】〔実施形態1〕図1は本発明の実施形態1に係る反射型液晶パネルの反射型液晶パネル用基板のレイアウト構成例を示す平面図、図2は図1中のB-B'線に沿って切断した状態を示す切断図である。

【0051】図1に示す本例の反射型液晶パネル用基板131は、従来の液晶パネル用基板を示す図18及び図19の基板31と同様に、図18に示す画素電極14がマトリクス状に配置された矩形の画素領域(表示領域)20と、画素領域20の左右辺の外側に位置し、ゲート線(走査電極、行電極)を走査するゲート線駆動回路(Yドライバ)22R、22Lと、画素電極14の上辺の外側に位置し、データ線(信号電極、列電極)についてのプリチャージ及びテスト回路23と、画素電極14の下辺の外側に位置し、データ線に画像データに応じた画像信号を供給する画像信号サンプリング回路24と、ゲート線駆動回路22R、22L、プリチャージ及びテスト回路23並びに画像信号サンプリング回路24の外側には前述したシール材36(図18参照)が位置決め

されるシール領域127と、下側端に沿って配列されており、異方性導電膜を介してフレキシブルテープ配線に固着接続される複数の入力端子パッド26と、この端子パッド26の列とシール領域127の下辺との間に位置し、画像信号サンプリング回路24にサンプリング信号を供給するデータ線駆動回路(Xドライバ)21と、そのデータ線駆動回路21の両脇に位置し、入力端子パッド26から液晶交流駆動の振幅中心電圧を図18に示すようにガラス基板35の対向電極33に給電するための中継端子パッド(いわゆる銀点)29R、29Lとから構成されている。ゲート線駆動回路22R、22Lとデータ線駆動回路21は各々シフトレジスタを有し、シフトレジスタでのシフトデータの転送に応じて、走査信号をゲート線に、サンプリング信号を画像信号サンプリング回路24に各々供給する。信号サンプリング回路24はサンプリング信号を受けて画像信号をデータ線に供給する。

【0052】特に、本例では、画素領域20を取り囲む枠形状(額縁状)のシール領域127はハッチングで示すような孤立した連続拡張面(いわゆるベタ)のダミーパターン領域となっている。また、入力端子パッド26、中継端子パッド29R、29Lやデータ線駆動回路21の周囲もハッチングで示すような連続拡張面のダミーパターン領域となっている。

【0053】このパネル基板131の画素領域20の平面構造及び断面構造は図20及び図21に示す構造と同一である。即ち、図2に示すように、大形サイズ(約200mm角)で単結晶シリコンのP型半導体基板(N⁺型半導体基板でも良い)1の表面(主面)側にはP型ウェル領域2が形成されており、その上にはフィールド酸化膜(いわゆるLOCOS)3が形成されている。このP型ウェル領域2は、例えば画素数768×1024とこのような画素がマトリクス状に配置された画素領域20の共通ウェル領域として形成されており、周辺回路(ゲート線駆動回路22R、22L、プリチャージ及びテスト回路23、画像信号サンプリング回路24及びデータ線駆動回路21)を構成する素子を作り込む部分のP型ウェル領域2'とは分離されている。

【0054】フィールド酸化膜3の1画素毎の区画領域には2つの開口部が形成されており、一方の開口部の内側中央にゲート絶縁膜4bを介して形成されたポリシリコン又はメタルシリサイド等からなるゲート電極4aと、このゲート電極4aの両側のP型ウェル領域2の表面に形成されたN⁺型ソース領域5a、N⁺型ドレイン領域5bとはスイッチング素子、即ち画素選択用のNチャンネル型MOSFET(絶縁ゲート型電界効果トランジスタ)を構成している。図20に示すように、行方向に隣接する複数の画素の各ゲート電極4aは走査線方向(画素行方向)に延在してゲート線4を構成している。

【0055】図2では不図示であるが、図21に示す如く、他方の開口部の内側のP型ウェル領域2の表面に形

成された行方向共通のP型容量電極領域8と、このP型容量電極領域8の上に絶縁膜(誘電膜)9bを介して形成されたポリシリコン又はメタルシリサイド等からなる保持電極9aとは画素選択用MOSFETを介して画素電極14に供給された画像信号を保持するための保持容量(蓄積容量とも言う)Cを構成している。

【0056】ここに容量電極9aは画素選択用MOSFETのゲート電極4aを構成するポリシリコン又はメタルシリサイド層の成膜プロセスを援用して形成できる。また容量電極9a下の絶縁膜(誘電膜)9bもゲート絶縁膜4bを構成する絶縁膜成膜プロセスを援用して形成できる。絶縁膜9b、4bは熱酸化法で400~800Å程度の膜厚である。容量電極9a、ゲート電極4aは、ポリシリコン層を1000~2000Å程度の厚さで形成し、その上にMo又はWのような高融点金属のシリサイド層を1000~3000Å程度の厚さに重ねた複層構造である。ソース・ドレイン領域5a、5bは上記のゲート電極4aをマスクとしてその両側の基板表面にN型不純物をイオン打ち込みで自己整合的に注入して形成される。

【0057】P型容量電極領域8は、例えば、専用のイオン打ち込みと熱処理(ドライブイン)によるドーピング処理で形成でき、ゲート電極形成工程前にイオン注入を施しても良い。つまり、絶縁膜9bの形成後にPウェル2と同型の不純物を注入し、P型ウェル2の表面はその深部よりも高不純物濃度領域に成し、低抵抗層を形成する。P型ウェル2の好ましい不純物濃度は $1 \times 10^{17} \text{ cm}^{-3}$ 以下で、 $1 \times 10^{16} \sim 5 \times 10^{16}$ 程度が望ましい。ソース・ドレイン領域5a、5bの好ましい表面不純物濃度は $1 \times 10^{20} \sim 3 \times 10^{20} \text{ cm}^{-3}$ 。P型容量電極領域8の好ましい表面不純物濃度は $1 \times 10^{18} \sim 5 \times 10^{19} \text{ cm}^{-3}$ であるが、保持容量Cを構成する絶縁膜9bの信頼性及び耐圧の観点からは、 $1 \times 10^{18} \sim 1 \times 10^{19} \text{ cm}^{-3}$ が望ましい。

【0058】ゲート電極4a及び容量電極9aの上には第1の層間絶縁膜6が形成され、この絶縁膜6上にはアルミニウムを主体とする第1の導電層(以下、第1のメタル層と言う)が形成されている。第1のメタル層には、列方向に延在するデータ線7(図20参照)、データ線7から櫛歯状に突出してコネクタホール6aを介してソース領域4bに導電接触するソース電極配線7a、コネクタホール6bを介してドレイン領域5bに導電接触すると共にコネクタホール6cを介して容量電極9aに導電接触する中継配線10とが含まれる。

【0059】ここに、第1の層間絶縁膜6は、例えばHTO膜(高温CVD法により形成される酸化シリコン膜)を1000Å程度堆積した上に、BPSG(ボロン及びリンを含むシリケートガラス膜)を8000~10000Å程度の厚さで堆積して形成される。ソース電極配線7a及び中継配線10を構成する第1のメタル層

は、例えば下層からTi/TiN/Al/TiNで積層された4層構造とされる。

【0060】最下層のTiは膜厚が100~600Å程度、2層目のTiN層は1000Å程度、3層目のAl層は4000~10000Å程度、最上層のTiN層は300~600Å程度とされる。

【0061】この第1のメタル層の上には第2の層間絶縁膜11が形成され、この第2の層間絶縁膜11上にはアルミニウムを主体とする第2の導電層(以下、第2のメタル層と言う)が形成されている。この第2のメタル層は画素領域2の大部分を覆い、隣接する画素電極1との間隔部を遮光する遮光膜12が含まれる。なお、この遮光膜12を構成する第2のメタル層は、画素領域2の周囲に形成される周辺回路(ゲート線駆動回路22、データ線23、フリチャージ及びテスト回路23、画像信号サジプリング回路24、及びデータ線駆動回路21)の形成において素子間の接続用配線1-2b(図2参照)としても用いられる。

【0062】ここに第2の層間絶縁膜11は、例えばTEOS(テトラエチルオルソシリケート)を材料とし、プラズマCVD法により形成される酸化シリコン膜(以下、TEOS膜と称する)を5000~6000Å程度堆積した上に、SOG膜(スピン・オン・ガラス膜)を堆積し、それをエッチバックで削ってから更にその上に第2のTEOS膜を2000~5000Å程度の厚さに堆積して形成される。

【0063】遮光膜12等を構成する第2のメタル層は、第1のメタル層と同様にしても良く、例えば下層からTi/TiN/Al/TiNで積層された4層構造とされる。

【0064】最下層のTiは膜厚が100~600Å程度、2層目のTiN層は1000Å程度、3層目のAl層は4000~10000Å程度、最上層のTiN層は300~600Å程度とされる。

【0065】遮光膜12の中継配線10に対応する位置にはプラグ貫通用開口部12aが開けられている。遮光膜12の上には第3の層間絶縁膜13が形成され、この第3の層間絶縁膜13の上に略1画素に対応した矩形状の反射電極としての画素電極14が形成されている。ここに、第3の層間絶縁膜13も、第2の層間絶縁膜11と同様にしても良く、TEOS膜を3000~6000Å程度堆積した上に、SOG膜を堆積し、それをエッチバックで削ってから更にその上に第2のTEOS膜を10000~24000Å程度の厚さに堆積して形成される。或いは、TEOS膜の間にSOG膜を堆積せず、TEOS膜のみで第3の層間絶縁膜を構成することも可能である。このときの膜厚は16000~24000Å程度が好ましい。また、TEOS膜の下に窒化シリコン膜を形成したり、TEOS膜の上に窒化シリコン膜を形成したりすることにより、耐湿性を向上させた構成にして

も良い。なお、窒化シリコン膜が上層となる場合はこの層の一部(ゲート線駆動回路22R、22L、プリアンプ、窒化シリコン膜を堆積する前にF.E.O.S膜をCMP法等により平坦化する。窒化シリコン膜そのものをCMP法等により平坦化することになる。【0066】遮光膜12の開口部12aに対応してその内側に位置するように、第3の層間絶縁膜13、第1の層間絶縁膜11を貫通するコンタクトホール16が設けられている。【0070】そして、本例のシール領域127の断面構造は、図2に示す如く、フィールド酸化膜3上にゲート電極4aとは孤立したポリシリコン又はメタルシリサイド等から成る連続拡張面のパターン127aと、第1のメタル層からなる孤立した連続拡張面の下層ダミーパターンAと、第2のメタル層からなる孤立した連続拡張面上層ダミーパターンBとが含まれている。パターン127aはゲート電極4aの形成プロセスを援用して形成できる。またダミーパターンA、Bも第1のメタル層と第2のメタル層でのプロセス援用で形成できる。これらパターン127a、ダミーパターンA、Bの層厚の分だけ、第3の層間絶縁膜13の成膜直後ではその表面レベルが一様に底上げされており、画素領域や周辺回路領域の表面レベルに略等しくなっている。【0071】シール領域127の外側に配されたデータ線駆動回路21の周囲は勿論のこと、図4〜図6及び図9のハッチングで示す如く、中継端子パッド29R、29Lや入力端子パッド26の領域の周囲は配線領域を除いて電氣的に浮遊又は電源電圧にクランプされたダミーパターン領域となっている。即ち、本例の入力端子パッド26も第1のメタル層からなる下層26aと第2のメタル層からなる上層26bとを積み重ねた構造となっているが、ダミーパターン領域の断面構造においては、フィールド酸化膜3上の第1の層間絶縁膜6上に形成された第1のメタル層からなる孤立した連続拡張面の下層ダミーパターンAと、第2の層間絶縁膜11上に形成された第2のメタル層からなる孤立した連続拡張面上層ダミーパターンBとが含まれている。これらのダミーパターンA、Bもメタル層のプロセス援用で形成できる。そして、これらダミーパターンA、Bの層厚の分だけ、第3の層間絶縁膜13の成膜直後ではその表面レベルが積み足されており、その積み足し効果が近傍領域へ反映するため、入力端子パッド26の真上部分のレベルは、画素領域や周辺回路領域の表面レベルと略等しくなっている。【0072】また、図4及び図5に示す如く、シール領域127下辺とデータ線駆動回路21との間の挟間領域Xにおいてもデータ線駆動回路21から延び出た複数の配線11の間には孤立縦長の配線間ダミーパターンMが複数詰められている。この配線間ダミーパターンMもメタル層を援用して形成される。【0073】しかし、入力端子パッド26の形成法は、下層26aの上の第2の層間絶縁膜11に開けた大きな開口に上層26bを埋め込むものであるから、上層26

る。データ線駆動回路（シフトレジスタとその出力に基）のデータラインN₈、N₉の先端は入力端子パッド26の先端に

描っているが、ダミーパターン N_R 、 N_L の先端側の基板絶縁部には孤立した小分けダミーパターン S_0 が配置されている。なお、小分けダミーパターンの平面形状は、矩形(正方形、長方形)に限らず種々の形状(三角形、多角形、曲線形など)を選択できる。例えば、六角形(正六角形)状の小分けダミーパターンを蜂の巣状に敷き詰めて配置しても良い。【0080】複数の入力端子パッド26は図18に示すように、如く異方性導電膜(ACF)38を介してフレキシブルテープ配線39に熱圧着で接続される。図6の破線は異方性導電膜38の占める領域の縁を示す。フレキシブルテープ配線39は、図7及び図8に示す如く、絶縁性の基板上にフレキシブルテープ39aとこの上に被着された複数の本のスライア状の導電線39bとからなる。このフレキシブルテープ39aの端部と入力端子パッド26の列ととの間には異方性導電膜38が挟まれている。

【0081】異方性導電膜38は粒径5〜10 μ m程度の導電性粒子38aと接着用絶縁樹脂材38bとからなる。その膜厚が2〜10 μ m程度にまで押し潰されるまで、フレキシブルテープ39aを圧着する。端子パッド26とフレキシブルテープ配線39の導電線39bとは押し潰されて離散的に分布する導電性粒子38aを介して導電接続するため、異方性導電膜38はその厚み方向にのみ導電性を有している。なお、図7及び図8でも入力端子パッド26はその数を減らして図示されている。【0082】入力端子パッド26の周囲はダミーパターン領域(ダミーパターンA、B)を積み足すと前述したように入力端子パッド26上の成膜直後の第3の層間絶縁膜13の表面レベルが孤立高ではなく画素領域20のそれと略同等になるので、研磨工程では入力端子パッド26の領域でも初期研磨レートが下がり、入力端子パッド26自身の研磨を防止できると共に、第3の層間絶縁膜13の薄膜化を実現できる。ここで、仮に各入力端子パッド26の周囲にダミーパターン領域が連続一面に形成されていると、異方性導電膜38を熱圧着する場合、導電性微粒子38aとダミーパターンを介して入力端子パッド26間がショートする虞れがある。

【0083】しかし、本例では、入力端子パッド26間にはダミーパターンを設けず、非ダミーパターン領域Eとなっており、入力端子パッド26の周囲は小分けダミーパターン $S_0 \sim S_3$ で敷き詰められている。このため、入力端子パッド26間のショートを防止できる。入力端子パッド26と小分けダミーパターン $S_0 \sim S_3$ との間隔は、配線Lとダミーパターン S_0 との間隔(約5 μ m)よりも広く設定されている。異方性導電膜38を介したショートを防止するためである。

【0084】なお、入力端子パッド26の領域において、成膜直後の第3の層間絶縁膜13の孤立高を更に低減するため、入力端子パッド26間にもダミーパターンを形

成しても良いが、入力端子パッド26間のショートを防止するためには、入力端子パッド26間に形成されるダミーパターンも小分けダミーパターンとする。小分けダミーパターンの小分け数を増やす程に、ショート確率はより僅少になる。ただ、小分け数が増えれば増すほど、ダミーパターン領域上の成膜直後の第3の層間絶縁膜13の表面に起伏が顕在化するため、適度の数を選定することが好ましい。小分けダミーパターンの平面形状は、矩形(正方形、長方形)に限らず種々の形状(三角形、多角形、曲線形など)を選択できる。例えば、六角形(正六角形)状の小分けダミーパターンを蜂の巣状に敷き詰めて配置しても良い。

【0085】図9は中継端子パッド29Rの周辺を示す部分平面図である。中継端子パッド29R(29L)は、データ線駆動回路21の脇で最外側の端子パッド26からの配線(液晶の交流駆動における液晶印加電圧の極性反転の基準となる電位の供給配線)Lに繋がった矩形パッドであり、銀ペーストを着けてガラス基板35の対向電極33に導電接続される。この中継端子パッド29R(29L)の周囲にはダミーパターン N_R 、 N_L が形成されている。このため、中継端子パッド29R(29L)においても端子パッド26と同様に、成膜直後の第3の層間絶縁膜13の表面レベルを均一化できる。本例では中継端子パッド29Rとダミーパターン N_R との間隔を例えば70 μ mに設定しており、銀ペーストを付着させた際にはみ出しが多少起こっても、ショートし難い間隔に設定してある。即ち、中継端子パッド29Rとダミーパターン N_R との間隔は、配線とその近傍のダミーパターンとの間隔より広く設定されている。なお、中継端子パッド29R周囲のダミーパターンも小分けダミーパターンとしても良い。

【0086】図10は、実施形態1において第3の層間絶縁膜13を膜厚約2400 \AA で成膜した後、その画素領域20の中心部の第3の層間絶縁膜13の残膜厚が約1200 \AA になるまでCMP処理を施した液晶パネル用基板131における研磨後の第3の層間絶縁膜13の膜厚分布を示す等膜厚線図である。また、図24中のプロット△印を連ねるグラフは図10中のa-a'線に沿うシール左辺縦方向の残膜厚の分布を示し、図25中のプロット△印を連ねるグラフは図10中のb-b'線に沿う画素中央縦方向の残膜厚の分布を示し、図26中のプロット△印を連ねるグラフは図10中のc-c'線に沿うシール上辺横方向の残膜厚の分布を示し、図27中のプロット△印を連ねるグラフは図10中のd-d'線に沿う画素中央横方向の残膜厚の分布を示し、図28中のプロット△印を連ねるグラフは図10中のe-e'線に沿う画素中央横方向の残膜厚の分布を示す。

【0087】これらの図から判るように、画素領域20及びシール領域127での最大膜厚差は約2720 \AA であり、等厚線の間隔(膜厚差1000 \AA)が図23のそ

れに比し相当広くなっている。画素領域20の平坦性がシール四隅部127Cにおける第2のメタル層のダミーパターン2倍以上も改善されている。

【0088】基板(チップ)全体での最大膜厚差は約200Åに抑制されている。シール領域127の上辺の中央部が低い勾配は略1/2以下に減少し、シール領域127の下辺の中央部が低い勾配は略1/4以下にも減少している。更に、シール領域127の左右辺は上隅部が最も薄く、中央部が高い勾配が解消されており、勾配は略1/4以下にも減少している。このような顕著な改善は、画素領域20や周辺回路領域の外部の殆どの領域において、連続拡張面(ベタ)のダミーパターン領域(ダミーパターンA、B)が数き詰められているためである。

【0089】しかし、画素領域20の最大膜厚差を100Å以下に抑えることが望まれる。画素領域20の膜厚分布には画素中央縦線が膜厚の谷線となっており、入力端子パッド26の領域における中央部の膜厚が最大膜厚(約14500Å)となっている。これは、図23の従来例とは逆に入力端子パッド26の領域が研磨不足になったものと考えられる。

【0090】(実施形態2) 図11は本発明の実施形態2に係る反射型液晶パネル用基板においてシール領域の近辺を示す部分平面図、図12は図11中のC-C線に沿って切断した状態を示す断面図である。なお、図11において、散点模様の領域は第1のメタル層を、一様斜線のハッチング領域は第2のメタル層をそれぞれ表し、第3のメタル層は不図示である。また、以下に説明する内容以外の構成は、実施形態1に係る反射型液晶パネル用基板と同様である。

【0091】本例の反射型液晶パネル用基板231も実施形態1の反射型液晶パネル用基板131と略同様の構成を有しており、画素領域20を取り囲むシール領域127は孤立した連続拡張面(いわゆるベタ)のダミーパターン領域(第1のメタル層のダミーパターンAと第2のメタル層のダミーパターンB)となっていると共に、入力端子パッド26、中継端子パッド29R、29Lやデータ線駆動回路21の周囲も連続拡張面のダミーパターン領域(第1のメタル層のダミーパターンAと第2のメタル層のダミーパターンB)となっている。実施形態1のダミーパターン形成態様と異なる点は、シール領域127のシール四隅部127Cの矩形領域内では、第1のメタル層のダミーパターンは、シール辺部の配線間(OUT)間に数き詰めたダミーパターンAの様な広い連続拡張面(いわゆるベタ)ではなく、複数の小分けダミーパターンaの分散的集合となっている。即ち、矩形又は短冊状の小分けダミーパターンaの存在はその長辺部分(縦方向)で初期研磨レートが最も速いのでシール上下辺隔においてそれぞれ縦横方向に揃えて分散的に数き詰められており、50%以下のパターン密度になっている。小分けダミーパターンaの存在はその長辺部分(縦方向)で初期研磨レートが最も速いのでシール左右辺方向の平坦化が、入力端子パッド26の面積よりも皆小さい。シール

シール四隅部127Cにおける第2のメタル層のダミーパターンBは矩形状の連続拡張面である。このため、シール四隅部127Cにおける研磨前の第3の層間絶縁膜13の表面は図12の点線で示すように離散的な複数の小分けダミーパターンaによる凹凸が反映した面粗さを呈している。

【0092】シール四隅部127Cに密度の低い分布の小分けダミーパターンaを設けた基板において、第3の層間絶縁膜13の表面をCMP処理するとシール領域127の辺部の平坦に近い起伏に比し四隅部127Cの初期研磨レートが速くなるため、これに引きずられる形で四隅部127Cの4部位で囲まれたシール領域127及びその内側領域の研磨レートが略平等化する傾向で進行するので、画素領域20及びシール領域127の残膜厚バラツキが抑制される。特に、4部位のシール四隅部127aのうちでも、シール領域127の下辺の左右隅部に予め粗さを付与した意義は大きいと言える。

【0093】ここで、シール四隅部127Cにおける複数の小分けダミーパターンaの島状面積を略等しくし、均等分散のないランダムに分布していると仮定し、パターン密度(単位面積においてダミーパターンの面積の総和が占める割合)を低くすることは、ダミーパターンa間が空くので小分けダミーパターンaが粗く分布するため、第3の層間絶縁膜13の初期研磨レートはシール四隅部127Cの周辺に比べて速くなり、シール四隅部127Cの境界部分が速く勾配面となり易くなる。この勾配面は除々に研磨されて内方へ波及する。パターン密度が同じ場合、小分けダミーパターンaの数を減らし、面積を大きくすると、孤立高の傾向が強くなり、初期研磨レートは速くなる。このため、シール四隅部127Cの境界部分は速く勾配面となり易く、上記と同等に、この勾配面は除々に研磨されて内方へ波及する。本例では、シール四隅部127Cの初期研磨レートをその周囲よりも高めるダミーパターン分布を採用することにより、4部位のシール四隅部127Cで囲まれたシール領域127の辺部や画素領域20での残膜厚を基準たるシール四隅部127Cの残膜厚に引きずられて合わせ易くなる。シール領域127及び画素領域20の平坦制御化が実現されている。

【0094】図11に示すように、シール四隅部127Cでは、シール辺の左右辺には縦方向に離散配列した複数の短冊状小分けダミーパターンaが隣接しており、シール辺の上下辺には横方向に離散配列した複数の短冊状小分けダミーパターンaが隣接している。縦方向の短冊状小分けダミーパターンaの存在はその長辺部分(縦方向部分)で初期研磨レートが最も速いのでシール上下辺隔においてそれぞれ縦横方向に揃えて分散的に数き詰められており、50%以下のパターン密度になっている。小分けダミーパターンaの存在はその長辺部分(縦方向部分)で初期研磨レートが最も速いのでシール左右辺方向の平坦化が、入力端子パッド26の面積よりも皆小さい。シール

ミューパターンaがシール上下辺に隣接すると共に横方向の短冊状小分けダミーパターンaがシール左右辺に隣接しているのではなく、本例では、縦方向の短冊状小分けダミーパターンaがシール左右辺に隣接しており、また、シール領域127Cのダミーパターンaがシール上下辺に隣接しているため、シール四隅部127C内での縦方向の初期研磨レートが交錯して結果的にこの部分の境界部分は急勾配となるおそれがある。下辺での初期研磨レートが速くなるものと考えられる。なお、下辺の左右隅部127Cから左右辺の上方へ向かうにつれて、小分けダミーパターンaの形状、配列及びパターン密度が漸減するダミーパターンaを形成し、又密度を種々変えることによりシール領域127及びその周辺は、下辺の左右隅部127Cから下辺の中央へ向かうにわたる内側領域の平坦化が一層改善できるものと考えられる。また、上辺の左右隅部127Cから上辺の中央へ向かうにわたる内側領域の平坦化が一層改善できるものと考えられる。また、上辺の左右隅部127Cから上辺の中央へ向かうにわたる内側領域の平坦化が一層改善できるものと考えられる。

【0095】また、シール四隅部127Cにおいて全くダミーパターンがない（パターン密度ゼロ）場合でも、図14は本発明の実施形態1に係る反射型液晶パネル用基板においてシール領域の境界部分が立ち上がっているため、研磨初期ではその境界部分の近辺を示す部分平面図、図15は図14中のC-C'線に沿って切断した状態を示す断面図である。なお、図14において、散点模様の領域は第1のメタル層を、一様斜線のハッチング領域は第2のメタル層をそれぞれ表し、第3のメタル層は不図示である。また、以下に示す【0096】図13は、実施形態2において第3の層間絶縁膜13に説明する内容以外の構成は実施形態1に係る反射型液晶パネル用基板と同様である。

【0096】図13は、実施形態2において第3の層間絶縁膜13の残膜厚が本例【0100】本例の反射型液晶パネル用基板331は、約12000ÅになるまでCMP処理を施した液晶パネル用基板231における研磨後の第3の層間絶縁膜13の膜厚分布を示す等膜厚線図である。また、図24中のa-a'線に沿ったダミーパターンとしての擬似画素凹凸パターンPのプロット図印を連ねるグラフは図13中のa-a'線に沿って有している。この擬似画素凹凸パターンPは、データ線7に沿うシール左辺縦方向の残膜厚の分布を示し、図25中のb-b'線に沿ったダミーパターンとしての擬似画素凹凸パターンPのプロット図印を連ねるグラフは図13中のb-b'線に沿って有している。この擬似画素凹凸パターンPは、データ線7に沿う画素中央縦方向の残膜厚の分布を示し、図26中のc-c'線に沿ったダミーパターンとしての擬似画素凹凸パターンPのプロット図印を連ねるグラフは図13中のc-c'線に沿って有している。この擬似画素凹凸パターンPは、データ線7に沿うシール上辺横方向の残膜厚の分布を示し、図27中のd-d'線に沿ったダミーパターンとしての擬似画素凹凸パターンPのプロット図印を連ねるグラフは図13中のd-d'線に沿って有している。この擬似画素凹凸パターンPは、データ線7に沿う画素中央横方向の残膜厚の分布を示し、図28中のe-e'線に沿ったダミーパターンとしての擬似画素凹凸パターンPのプロット図印を連ねるグラフは図13中のe-e'線に沿って有している。この擬似画素凹凸パターンPは、データ線7に沿う画素中央横方向の残膜厚の分布を示す。

【0097】これらの図から判るように、画素領域20及びシール領域127での最大膜厚差は約1380Åであり、等厚線の間隔（膜厚差1000Å）が図10のそれと比し更に間延びしている。実施形態1に比し、本例では画素領域20の平坦性が2倍以上も改善されている。基板（チップ）全体での最大膜厚差は約2500Åであるが、これは入力端子パッド26の領域でダミーパターンが連続拡張面であるため、研磨不足でなお膜厚が厚いからである。シール領域127の上辺の中央部が最も低い勾配も実施形態1に比し略1/2以下に減少している。また、シール領域127の左右辺は略平坦になっている。これはシール領域127の下辺の左右隅部のダミーパターンaのパターン密度を低くしたことで、研磨しやすくなったからである。

【0098】しかし、図13から理解できるように、シール領域127の下辺の左右隅部の周辺の膜厚はまだ厚く、画素領域20及びシール領域127での最大膜厚差は約1380Åである。図14は本発明の実施形態1に係る反射型液晶パネル用基板においてシール領域の境界部分が立ち上がっているため、研磨初期ではその境界部分の近辺を示す部分平面図、図15は図14中のC-C'線に沿って切断した状態を示す断面図である。なお、図14において、散点模様の領域は第1のメタル層を、一様斜線のハッチング領域は第2のメタル層をそれぞれ表し、第3のメタル層は不図示である。また、以下に示す【0096】図13は、実施形態2において第3の層間絶縁膜13に説明する内容以外の構成は実施形態1に係る反射型液晶パネル用基板と同様である。

【0101】本例では、擬似画素凹凸パターンPの構成要素として、画素の最下層配線のゲート線4に見立てた略同線幅の第1のメタル層の擬似ゲート線4。と、画素の第1のメタル層のデータ線7、ソース電極配線7a及び中継配線10に見立てた略同線幅の第1のメタル層の擬似データ線7。、擬似ソース電極配線7a。及び擬似中継配線10。と、画素部分の第2のメタル層の遮光膜12に見立てた連続拡張面（いわゆるベタ）の第2のメタル層の擬似遮光膜12。とが存在する。各画素では最下層配線及び第1のメタル層からなるパターン密度は約25%であるため、擬似画素凹凸パターンPでの第1のメタル層及び第2のメタル層からなるパターン密度もそれに略合わせてある。

【0102】上下のシール領域（辺部）237や挟間領域X'においては、データ線駆動回路21から画素信号サンプリング回路24へ第1のメタル層の信号配線として利用されている。

【01-07】画素での凹凸形状模様に影響する構成要素としては、フィールド酸化膜3に開けた2つの開口部、最下層配線のゲート線4、第1のメタル層のデータ線7、ソース電極配線7a及び中継配線10、第2のメタル層の遮光膜12やプラグ貫通用開口部12aである。本例の擬似画素凹凸パターンPでは、最下層配線のゲート線4は、磨り削りによって形成されるので、この入力端子パッド26を含む領域が最高研削率となる。ところが、画素領域20では画素凹凸パターンが縦横2次元にマトリクス状に展開された明瞭な空間周期性を呈している。従って、画素領域20の凹凸分布には、画素凹凸パターンの空間周期性という高次の規則性と画素凹凸パターン内の低次の規則性とから成

されたダミーパターンとの間隔が、配線とその近傍のダミーパターン（以下、擬似画素凹凸パターン）を形成した構成を採用できる。研磨ミューパターンとの間隔よりも広く設定されている場合、研磨処理前の層間絶縁膜の画素領域以外の表面にも、画素の中継端子パッド上では通常銀ペーストで導通が図られるような表面凹凸模様と殆ど類似の表面凹凸模様が広がっているようになっているが、銀ペーストが中継端子パッドから離れたため、研磨処理が初期から基板のどの部分でも略等し若干はみ出しても、その近傍のダミーパターンにショール領域の平坦化が図れる。このため、研磨後の表面平坦性を実現できる。

【0121】(6) 端子パッドの近傍域に限らず、画素領域の周囲を取り囲むシール領域に、ダミーパターンを形成する。画素領域上には2次元方向に繰返し展開形成した構成で形成されている場合、その部分の研磨処理前の層間絶縁膜の表面は画素領域のそれと略同等になるため、研磨処理によって平坦化を行う際、画素領域はその周辺部まで均等なレートで研磨が進行する。このため、従前に比べ画素領域の平坦性が一層良好となり、反射率が向上するだけでなく、研磨後のコンタクトホールのエッチング時間が決定し易くなる。

【0122】(7) 更に、ダミーパターンをシール領域及びシール領域での層間絶縁膜を高精度に平坦化で領域の外周部にも設けることにより、この領域はシール領域部分の土層の層間絶縁膜の表面のレベルと同等になる。従って研磨した場合、シール領域の層間絶縁膜表面が勾配面となることはなく、シール材の密着性を改善することができる。

【0123】(8) シール領域のダミーパターンがスイッチング素子の制御配線層と同層で孤立したパターンとして積み足されて成る場合、研磨処理の層間絶縁膜の表面レベルの平坦化を更に微細に調節できる。

【0124】(9) そして、画素領域の周辺に配置されたスイッチング素子に信号を供給する駆動回路の近傍領域に、ダミーパターンを積み重ねて成る場合、研磨処理の層間絶縁膜の平坦化等に役立つ。

【0125】(10) 更に、本発明においては、画素領域を取り囲むシール領域の隅部領域には、シール領域の辺領域又は当該隅部の周辺領域よりも密度の低い分布でダミーパターンが形成されている。このため、シール四隅部における研磨前の層間絶縁膜の表面は離散的な複数のダミーパターンによる凹凸が反映した面粗さを呈しており、研磨処理を施すと、シール領域の辺部の平坦に近い起伏に比し四隅部の初期研磨レートが速くなるため、これに引きずられる形で四隅部で囲まれたシール領域内側の研磨レートが略平等化する傾向で進行し、画素領域及びシール領域の残膜厚バラツキが抑制される。

【0126】(11) また、シール四隅部において全くダミーパターンがない（パターン密度ゼロ）場合でも、研磨初期ではその境界部分が勾配面となり、その勾配面が次第に内方へ波及する。

【0127】従って、画素領域及びシール領域の全体的な平坦化を得ることができる。

【0128】(12) そしてまた、本発明においては、非画素領域に連続拡張面（いわゆるベタ）のダミーパターンを形成するのではなく、画素の凹凸を模した複数の擬

似画素凹凸パターンを形成した構成を採用できる。研磨処理前の層間絶縁膜の画素領域以外の表面にも、画素の表面凹凸模様と殆ど類似の表面凹凸模様が広がっているようになっているが、銀ペーストが中継端子パッドから離れたため、研磨処理が初期から基板のどの部分でも略等し若干はみ出しても、その近傍のダミーパターンにショール領域の平坦化が図れる。このため、研磨後の表面平坦性を実現できる。

【0121】(6) 端子パッドの近傍域に限らず、画素領域の周囲を取り囲むシール領域に、ダミーパターンを形成する。画素領域上には2次元方向に繰返し展開形成した構成で形成されている場合、その部分の研磨処理前の層間絶縁膜の表面は画素領域のそれと略同等になるため、研磨処理によって平坦化を行う際、画素領域はその周辺部まで均等なレートで研磨が進行する。このため、従前に比べ画素領域の平坦性が一層良好となり、反射率が向上するだけでなく、研磨後のコンタクトホールのエッチング時間が決定し易くなる。

【0122】(7) 更に、ダミーパターンをシール領域及びシール領域での層間絶縁膜を高精度に平坦化で領域の外周部にも設けることにより、この領域はシール領域部分の土層の層間絶縁膜の表面のレベルと同等になる。従って研磨した場合、シール領域の層間絶縁膜表面が勾配面となることはなく、シール材の密着性を改善することができる。

【0123】(8) シール領域のダミーパターンがスイッチング素子の制御配線層と同層で孤立したパターンとして積み足されて成る場合、研磨処理の層間絶縁膜の表面レベルの平坦化を更に微細に調節できる。

【0124】(9) そして、画素領域の周辺に配置されたスイッチング素子に信号を供給する駆動回路の近傍領域に、ダミーパターンを積み重ねて成る場合、研磨処理の層間絶縁膜の平坦化等に役立つ。

【0125】(10) 更に、本発明においては、画素領域を取り囲むシール領域の隅部領域には、シール領域の辺領域又は当該隅部の周辺領域よりも密度の低い分布でダミーパターンが形成されている。このため、シール四隅部における研磨前の層間絶縁膜の表面は離散的な複数のダミーパターンによる凹凸が反映した面粗さを呈しており、研磨処理を施すと、シール領域の辺部の平坦に近い起伏に比し四隅部の初期研磨レートが速くなるため、これに引きずられる形で四隅部で囲まれたシール領域内側の研磨レートが略平等化する傾向で進行し、画素領域及びシール領域の残膜厚バラツキが抑制される。

【0126】(11) また、シール四隅部において全くダミーパターンがない（パターン密度ゼロ）場合でも、研磨初期ではその境界部分が勾配面となり、その勾配面が次第に内方へ波及する。

【0127】従って、画素領域及びシール領域の全体的な平坦化を得ることができる。

【0128】(12) そしてまた、本発明においては、非画素領域に連続拡張面（いわゆるベタ）のダミーパターンを形成するのではなく、画素の凹凸を模した複数の擬

似画素凹凸パターンを形成した構成を採用できる。研磨処理前の層間絶縁膜の画素領域以外の表面にも、画素の表面凹凸模様と殆ど類似の表面凹凸模様が広がっているようになっているが、銀ペーストが中継端子パッドから離れたため、研磨処理が初期から基板のどの部分でも略等し若干はみ出しても、その近傍のダミーパターンにショール領域の平坦化が図れる。このため、研磨後の表面平坦性を実現できる。

【0121】(6) 端子パッドの近傍域に限らず、画素領域の周囲を取り囲むシール領域に、ダミーパターンを形成する。画素領域上には2次元方向に繰返し展開形成した構成で形成されている場合、その部分の研磨処理前の層間絶縁膜の表面は画素領域のそれと略同等になるため、研磨処理によって平坦化を行う際、画素領域はその周辺部まで均等なレートで研磨が進行する。このため、従前に比べ画素領域の平坦性が一層良好となり、反射率が向上するだけでなく、研磨後のコンタクトホールのエッチング時間が決定し易くなる。

【0122】(7) 更に、ダミーパターンをシール領域及びシール領域での層間絶縁膜を高精度に平坦化で領域の外周部にも設けることにより、この領域はシール領域部分の土層の層間絶縁膜の表面のレベルと同等になる。従って研磨した場合、シール領域の層間絶縁膜表面が勾配面となることはなく、シール材の密着性を改善することができる。

【0123】(8) シール領域のダミーパターンがスイッチング素子の制御配線層と同層で孤立したパターンとして積み足されて成る場合、研磨処理の層間絶縁膜の表面レベルの平坦化を更に微細に調節できる。

【0124】(9) そして、画素領域の周辺に配置されたスイッチング素子に信号を供給する駆動回路の近傍領域に、ダミーパターンを積み重ねて成る場合、研磨処理の層間絶縁膜の平坦化等に役立つ。

【0125】(10) 更に、本発明においては、画素領域を取り囲むシール領域の隅部領域には、シール領域の辺領域又は当該隅部の周辺領域よりも密度の低い分布でダミーパターンが形成されている。このため、シール四隅部における研磨前の層間絶縁膜の表面は離散的な複数のダミーパターンによる凹凸が反映した面粗さを呈しており、研磨処理を施すと、シール領域の辺部の平坦に近い起伏に比し四隅部の初期研磨レートが速くなるため、これに引きずられる形で四隅部で囲まれたシール領域内側の研磨レートが略平等化する傾向で進行し、画素領域及びシール領域の残膜厚バラツキが抑制される。

【0126】(11) また、シール四隅部において全くダミーパターンがない（パターン密度ゼロ）場合でも、研磨初期ではその境界部分が勾配面となり、その勾配面が次第に内方へ波及する。

【0127】従って、画素領域及びシール領域の全体的な平坦化を得ることができる。

【0128】(12) そしてまた、本発明においては、非画素領域に連続拡張面（いわゆるベタ）のダミーパターンを形成するのではなく、画素の凹凸を模した複数の擬

第3の層間絶縁膜の残膜厚が約12000ÅになるまでCMP処理を施した液晶パネル用基板における研磨後の第3の層間絶縁膜の膜厚分布を示す等膜厚線図である。

【図14】本発明の実施形態3に係る反射型液晶パネル用基板においてシール領域の四隅部の近辺を示す部分平面図である。

【図15】図14中のC-C'線に沿って切断した状態を示す断面図である。

【図16】実施形態3において第3の層間絶縁膜を膜厚約24000Åで成膜した後、その画素領域の中心部の第3の層間絶縁膜の残膜厚が約12000ÅになるまでCMP処理を施した液晶パネル用基板における研磨後の第3の層間絶縁膜の膜厚分布を示す等膜厚線図である。

【図17】反射型液晶パネルをライティング装置として用いた投写型表示装置の一例としてビデオプロジェクタを示す概略構成図である。

【図18】反射型液晶パネルを示す断面図である。

【図19】従来の反射型液晶パネルに用いる反射型液晶パネル用基板を示す平面図である。

【図20】図19の反射型液晶パネル用基板の画素領域を示す部分平面図である。

【図21】図13中のA-A'線に沿って切断した状態を示す切断図である。

【図22】図12中のB-B'線に沿って切断した状態を示す切断図である。

【図23】図19に示す従来の反射型液晶において第3の層間絶縁膜を膜厚約24000Åで成膜した後、その画素領域の中心部の第3の層間絶縁膜の残膜厚が約12000ÅになるまでCMP処理を施した液晶パネル用基板における研磨後の第3の層間絶縁膜13の膜厚分布を示す等膜厚線図である。

【図24】図23の従来例、図10の実施形態1、図13の実施形態2及び図16の実施形態3において、a-a'線に沿うシール左辺縦方向の残膜厚の分布をそれぞれ示すグラフである。

【図25】図23の従来例、図10の実施形態1、図13の実施形態2及び図16の実施形態3において、b-b'線に沿う画素中央縦方向の残膜厚の分布をそれぞれ示すグラフである。

【図26】図23の従来例、図10の実施形態1、図13の実施形態2及び図16の実施形態3において、c-c'線に沿うシール上辺横方向の残膜厚の分布をそれぞれ示すグラフである。

【図27】図23の従来例、図10の実施形態1、図13の実施形態2及び図16の実施形態3において、d-d'線に沿う画素中央横方向の残膜厚の分布をそれぞれ示すグラフである。

【図28】図23の従来例、図10の実施形態1、図13の実施形態2及び図16の実施形態3において、e-e'線に沿う画素中央横方向の残膜厚の分布をそれぞれ


示すグラフである。

【符号の説明】


- 1…P型半導体基板
- 2, 21'…P型ウェル領域
- 3…フィールド酸化膜
- 4…ゲート線
- 4a…ゲート電極
- 4b…ゲート絶縁膜
- 4p…擬似ゲート線
- 5b…N'型ドレイン領域
- 6…第1の層間絶縁膜
- 6a, 6b, 6c, 16…コンタクトホール
- 7…データ線
- 7a…ソース電極配線
- 7p…擬似データ線
- 7a_p…擬似ソース電極配線
- 8…P型容量電極領域
- 9a…容量電極
- 9b…絶縁膜(誘電膜)
- 10…中継配線
- 11…第2の層間絶縁膜
- 12…遮光膜
- 12a…プラグ貫通用開口部
- 12b…接続用配線
- 12p…擬似遮光膜
- 13…第3の層間絶縁膜
- 14…画素電極
- 15…接続プラグ(層間導電部)
- 17…バッシンション膜
- 20…画素領域(表示領域)
- 21…データ線駆動回路(Xドライバ)
- 22R, 22L…ゲート線駆動回路(Yドライバ)
- 23…プリチャージ及びテスト回路
- 24…画像信号サンプリング回路
- 25…遮光膜
- 26, 26'…入力端子パッド
- 26a…下層
- 26b, 26b'…上層
- 27, 127, 227…シール領域
- 29R, 29L…中継端子パッド(銀点)
- 30…反射型液晶パネル
- 31, 131, 231, 331…反射型液晶パネル用基板
- 32…支持基板
- 33…対向電極(共通電極)
- 35…ガラス基板
- 37…液晶
- 38…異方性導電膜(ACF)
- 38a…導電性粒子
- 38b…接着用絶縁樹脂材

- 5000…短写光学系…
6000…スクリーン…
LD…レーザー光源…
A…下層…
B…上層…
a…小分けダミーパターン…
W…行方向配線領域…
M…配線…
N₁…N₂…ダミーパターン…
S₀…S₁…S₂…S₃…小分けダミーパターン…
R…擬似画素凹凸パターン…

【图9】




【图2】




ダミーパターン領域 端子パッド ダミーパターン領域 シール領域 周辺回路領域 固定領域


【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図10】




【図13】




【図11】




【例 1.5】





【図14】




【図18】




(2.3)




【图 1-7】




【図20】




【図21】



【図23】





【図22】 (OS図)




(図28)


(図29)




【図24】




【図25】



【図26】



【図27】



【図28】

